2 Memory. IS49NLC18320 Datasheet

IS49NLC18320 Memory. Datasheet pdf. Equivalent

IS49NLC18320 Datasheet
Recommendation IS49NLC18320 Datasheet
Part IS49NLC18320
Description Common I/O RLDRAM 2 Memory
Feature IS49NLC18320; IS49NLC96400,IS49NLC18320,IS49NLC36160 576Mb (x9, x18, x36) Common I/O RLDRAM 2 Memory    FEATURES.
Manufacture Integrated Silicon Solution
Datasheet
Download IS49NLC18320 Datasheet




Integrated Silicon Solution IS49NLC18320
IS49NLC96400,IS49NLC18320,IS49NLC36160
576Mb (x9, x18, x36) Common I/O RLDRAM 2 Memory 
 
FEATURES
ADVANCED INFORMATION
JULY 2012
533MHz DDR operation (1.067 Gb/s/pin data 
rate) 
38.4Gb/s peak bandwidth (x36 at 533 MHz 
clock frequency) 
Reduced cycle time (15ns at 533MHz) 
32ms refresh (16K refresh for each bank; 128K 
refresh command must be issued in total each 
32ms) 
8 internal banks 
Nonmultiplexed addresses (address 
multiplexing option available) 
SRAMtype interface 
Programmable READ latency (RL), row cycle 
time, and burst sequence length 
Balanced READ and WRITE latencies in order to 
optimize data bus utilization 
Data mask signals (DM) to mask signal of 
WRITE data; DM is sampled on both edges of 
DK. 
Differential input clocks (CK, CK#) 
Differential input data clocks (DKx, DKx#) 
Ondie DLL generates CK edgealigned data and 
output data clock signals 
Data valid signal (QVLD) 
HSTL I/O (1.5V or 1.8V nominal) 
2560Ω matched impedance outputs 
2.5V VEXT, 1.8V VDD, 1.5V or 1.8V VDDQ I/O 
Ondie termination (ODT) RTT 
IEEE 1149.1 compliant JTAG boundary scan 
Operating temperature: 
Commercial 
(TC =  to +95°C; TA = 0°C to +70°C), 
Industrial 
(TC = ‐40°C to +95°C; TA = ‐40°C to +85°C)
OPTIONS 
Package: 
144ball FBGA (leaded) 
144ball FBGA (leadfree) 
Configuration: 
64Mx9 
32Mx18 
16Mx36 
Clock Cycle Timing: 
Speed Grade 
18 
25E 
25  ‐33  ‐5  Unit 
tRC  15  15  20  20  20  ns 
tCK 
1.875 
2.5 
2.5  3.3  5  ns 
 
Copyright © 2012 Integrated Silicon Solution, Inc. All rights reserved. ISSI reserves the right to make changes to this specification and its products at any time without 
notice. ISSI assumes no liability arising out of the application or use of any information, products or services described herein. Customers are advised to obtain the 
latest version of this device specification before relying on any published information and before placing orders for products. 
 
Integrated Silicon Solution, Inc. does not recommend the use of any of its products in life support applications where the failure or malfunction of the product can 
reasonably  be  expected  to  cause  failure  of  the  life  support  system  or  to  significantly  affect  its  safety  or  effectiveness.  Products  are  not  authorized  for  use  in  such 
applications unless Integrated Silicon Solution, Inc. receives written assurance to its satisfaction, that: 
a.) the risk of injury or damage has been minimized; 
b.) the user assume all such risks; and 
c.) potential liability of Integrated Silicon Solution, Inc is adequately protected under the circumstances 
 
RLDRAM is a registered trademark of Micron Technology, Inc. 
Integrated Silicon Solution, Inc. – www.issi.com –
Rev. 00E, 06/20/2012
1



Integrated Silicon Solution IS49NLC18320
IS49NLC96400,IS49NLC18320,IS49NLC36160
1 Package Ball out and Description 
1.1 576Mb (64Mx9) Common I/O BGA Ballout (Top View) 
1
A VREF
B VDD
C VTT
D A221
E A21
F A5
G A8
H BA2
J NF2
K DK
L REF#
M WE#
N A18
P A15
R VSS
T VTT
U VDD
V VREF
2
VSS
DNU3
DNU3
DNU3
DNU3
DNU3
A6
A9
NF2
DK#
CS#
A16
DNU3
DNU3
DNU3
DNU3
DNU3
ZQ
3
VEXT
DNU3
DNU3
DNU3
DNU3
DNU3
A7
VSS
VDD
VDD
VSS
A17
DNU3
DNU3
DNU3
DNU3
DNU3
VEXT
4
VSS
VSSQ
VDDQ
VSSQ
VDDQ
VSSQ
VDD
VSS
VDD
VDD
VSS
VDD
VSSQ
VDDQ
VSSQ
VDDQ
VSSQ
VSS
5678
9
VSS
VSSQ
VDDQ
VSSQ
VDDQ
VSSQ
VDD
VSS
VDD
VDD
VSS
VDD
VSSQ
VDDQ
VSSQ
VDDQ
VSSQ
VSS
10
VEXT
DQ0
DQ1
QK0#
DQ2
DQ3
A2
VSS
VDD
VDD
VSS
A12
DQ4
DQ5
DQ6
DQ7
DQ8
VEXT
11
TMS
DNU3
DNU3
QK0
DNU3
DNU3
A1
A4
BA0
BA1
A14
A11
DNU3
DNU3
DNU3
DNU3
DNU3
TDO
12
TCK
VDD
VTT
VSS
A20
QVLD
A0
A3
CK
CK#
A13
A10
A19
DM
VSS
VTT
VDD
TDI
Symbol Description
VDD
Supply voltage
VSS Ground
VDDQ
DQ power supply
VSSQ
DQ Ground
VEXT
Supply voltage
VREF
Reference voltage
VTT Termination voltage
A* Address ‐ A022
BA* Banks ‐ BA02
DQ*
I/O
DK* Input data clock(Differential inputs)
QK* Output data clocks(outputs)
CK* Input clocks (CK, CK#)
DM Input data mask
CS#,WE#,REF# Command control pins
ZQ External impedance (25–60Ω)
QVLD
Data valid
DNU,NF Do not use, No function
T* JTAG ‐ TCK,TMS,TDO,TDI
Total
 
 
Integrated Silicon Solution, Inc. – www.issi.com –
Rev. 00E, 06/20/2012
Ball count
16
16
8
12
4
2
4
23
3
9
2
2
2
1
3
1
1
31
4
144
NNoOteTs:ES:
11.) RReesesrevrevde fdorf foutrufreu utuser.e Thuiss esi.gTnahl iiss nmota  y
c2oo.p nNtniooe fncutnaecldtl.iyobn.e Thcios nsingneaclt iesd inttoernGalNlyD co. nnected and 
h2a)sR pearsaesritvice cdhafroarctfeuritsutirces ouf sae c.loTckh iinspsuigt sniganlali.s 
Tinhitse mrnaya ollpyticoonnalnlye bcete cdonannecdtehda tso GpNaDra. sitic
3c.h Daor naoctt eurseis. tTihcis soifgnaanl isa idntderrensasllyi ncopnuntecstiegdn aandl. 
hTahs ipsarmasaityico cphatiroacntaerlilsyticbse ofc ao In/nOe. Tchteisd mtaoy 
eoG3np)NatNibDoolne.adflu,l ytn hbceets iceoo pnnin.nseT acthreeid sH tisogi hGgNnZ.Da.l Nisotien ttheartn ifa OlDlyT is 
connected and has parasitic
characteristics of a clock input signal.
This may optionally be connected to
GND.
4) Do not use. This signal is internally
connected and has parasitic
characteristics of a I/O. This may
optionally be connected to GND. Note
that if ODT is enabled, these pins will be
connected to VTT.
2



Integrated Silicon Solution IS49NLC18320
IS49NLC96400,IS49NLC18320,IS49NLC36160
 
 
1.2 576Mb (32Mx18) Common I/O BGA Ballout (Top View) 
1
A VREF
B VDD
C VTT
D A221
E A212
F A5
G A8
H BA2
J NF3
K DK
L REF#
M WE#
N A18
P A15
R VSS
T VTT
U VDD
V VREF
2
VSS
DNU4
DNU4
DNU4
DNU4
DNU4
A6
A9
NF3
DK#
CS#
A16
DNU4
DNU4
QK1
DNU4
DNU4
ZQ
3
VEXT
DQ4
DQ5
DQ6
DQ7
DQ8
A7
VSS
VDD
VDD
VSS
A17
DQ14
DQ15
QK1#
DQ16
DQ17
VEXT
4
VSS
VSSQ
VDDQ
VSSQ
VDDQ
VSSQ
VDD
VSS
VDD
VDD
VSS
VDD
VSSQ
VDDQ
VSSQ
VDDQ
VSSQ
VSS
5678
9
VSS
VSSQ
VDDQ
VSSQ
VDDQ
VSSQ
VDD
VSS
VDD
VDD
VSS
VDD
VSSQ
VDDQ
VSSQ
VDDQ
VSSQ
VSS
10
VEXT
DQ0
DQ1
QK0#
DQ2
DQ3
A2
VSS
VDD
VDD
VSS
A12
DQ9
DQ10
DQ11
DQ12
DQ13
VEXT
11
TMS
DNU4
DNU4
QK0
DNU4
DNU4
A1
A4
BA0
BA1
A14
A11
DNU4
DNU4
DNU4
DNU4
DNU4
TDO
12
TCK
VDD
VTT
VSS
A20
QVLD
A0
A3
CK
CK#
A13
A10
A19
DM
VSS
VTT
VDD
TDI
Symbol Description
VDD
Supply voltage
VSS Ground
VDDQ
DQ power supply
VSSQ
DQ Ground
VEXT
Supply voltage
VREF
Reference voltage
VTT Termination voltage
A* Address ‐ A022
BA* Banks ‐ BA02
DQ* I/O
DK* Input data clock(Differential inputs)
QK* Output data clocks(outputs)
CK* Input clocks (CK, CK#)
DM Input data mask
CS#,WE#,REF# Command control pins
ZQ External impedance (25–60Ω)
QVLD
Data valid
DNU,NF Do not use, No function
T* JTAG ‐ TCK,TMS,TDO,TDI
Total
 
 
Integrated Silicon Solution, Inc. – www.issi.com –
Rev. 00E, 06/20/2012
Ball count
16
16
8
12
4
2
4
23
3
18
2
4
2
1
3
1
1
20
4
144
NNoOteTs:ES:
11.) RReesesrevrevde fdorf foutrufreu utuser.e Thuiss em. aTy hopistimonaalyly be 
2coo.p Rntenioseencrtaveeldld ty ofob GreN fucDto.unren uescet.e Tdhitso sigGnaNl Dis .internally 
c2o)nRneesceterdv aendd fhoasr pfauratusirtiec cuhsaer.acTtehriisstiscisg onf aanl  is
ainddterersnsa inllpyuct soignnnael.c Ttheids maanyd ophtaiosnpalalyr baes itic
ccohnanreaccteted rtois GtiNcDs.of an address input signal.
3T. hNios fmunacytioonp. tTihoins saigllnyalb ise inctoenrnnaellcy tceodnnteocted and 
h4G3Tha.) NsDiNs po Dmoa nr.aaofysut io utnpisccte ict.oih Tonahanrilas.lc ysTt ibeghenri iacsslto iinscss ini gnoetfnce taaer cnldlai otsloclyk iG  cniNnotnpeDnur. etn scaitgelndlay aln. d 
hcaosn pnaeracstietidc cahnadrachtaersisptiacsr oafs ai tIi/cO. This may 
ocphtaiornaacltlye breis ctoicnsneocftead ctolo GcNkDi.n Npoutet tshiagtn ifa OlD. T is 
eTnhaibslemd,a tyheospe tpiionns aarlel yHibgheZc.onnected to
GND.
4) Do not use. This signal is internally
connected and has parasitic
characteristics of a I/O. This may
optionally be connected to GND. Note
that if ODT is enabled, these pins will be
connected to VTT.
3





@ 2014 :: Datasheetspdf.com :: Semiconductors datasheet search & download site (Privacy Policy & Contact)